MODUL 3

[KEMBALI KE MENU SEBELUMNYA]

DAFTAR ISI

1. Tujuan

2. Alat dan Bahan

3. Dasar Teori

4. Percobaan

Percobaan ...

1. A. Tugas Pendahuluan 1
2. B. Tugas Pendahuluan 2
3. C. Laporan Akhir 1
4. D. Laporan Akhir 2

Gerbang Logika

1. Tujuan[Kembali]

• Merangkai dan Menguji operasi logika dari counter asyncron dan counter syncronous.          
• Merangkai dan Menguji aplikasi dari sebuah Counter

2. Alat dan Bahan[Kembali]

Gambar 1.1 DL2203C Module D’Lorenzo 

Gambar 1.2 DL2203S Module D’Lorenzo 

Gambar 1.3 Jumper

1.  Panel DL 2203C 
2.  Panel DL 2203S 
3. Jumper
4. Laptop
5. Software Proteus ver minimal 8.17

3. Dasar Teori[Kembali]

  Counter  

Counter  adalah  sebuah  rangkaian  sekuensial  yang  mengeluarkan  urutan statestate tertentu, yang merupakan aplikasi dari pulsa-pulsa inputnya. Pulsa input dapat berupa pulsa clock atau pulsa yang dibangkitkan oleh sumber eksternal dan muncul pada interval waktu tertentu. Counter banyak digunakan pada peralatan yang berhubungan  dengan  teknologi  digital,  biasanya  untuk menghitung  jumlah kemunculan  sebuah  o kejadian/event  atau  untuk menghitung  pembangkit  waktu. Counter yang mengeluarkan urutan biner dinamakan Biner Counter. Sebuah n-bit binary counter terdiri dari n buah flip-flop, dapat menghitung dari 0 sampai 2n - 1 . Counter secara umum diklasifikasikan atas counter asyncron dan counter syncronous.

A. Counter Asyncronous   

Counter  Asyncronous  disebut  juga Ripple Through  Counter  atau Counter Serial (Serial Counter), karena output masing-masing flip-flop yang digunakan akan bergulingan (berubah kondisi dan “0” ke “1”) dan sebaliknya secara berurutan atau langkah demi langkah, hal ini disebabkan karena hanya flipflop  yang  paling  ujung  saja  yang  dikendalikan  oleh  sinyal  clock, sedangkan sinyal clock untuk flip-flop lainnya diambilkan dan masing-masing flip-flop sebelumnya.

Gambar 3.3 Rangkaian Counter Asyncronous

B. Counter Syncronous   

Counter syncronous disebut sebagai Counter parallel, output flipflop yang digunakan bergulingan secara serempak. Hal ini disebabkan karena masing-masing flip- flop tersebut dikendalikan secara serempak oleh sinyal clock.

 

Gambar 3.4 Rangkaian Counter Syncronous\

Shift Register

 Register geser (Shift Register) merupakan salah satu piranti fungsional yang banyak digunakan dalam sistem digital. Tampilan pada layar kalkulator dimana angka bergeser ke kiri setiap kali ada angka baru yang diinputkan menggambarkan karakteristik register geser tersebut. Register geser ini terbangun dari flip-flop. Register geser dapat digunakan sebagai memori sementara, data yang tersimpan didalamnya dapat digeser ke kiri atau ke kanan. Register geser juga dapat digunakan untuk mengubah data seri ke paralel atau data paralel ke seri. Ada empat tipe register yang dapat dirancang dengan kombinasi masukan dan keluaran dan kombinasi serial atau paralel : 

A. Serial in serial out (SISO) 

Pada register SISO, jalur masuk data berjumlah satu dan jalur keluaran juga berjumlah satu. Pada jenis register ini data mengalami pergeseran, flip flop pertama menerima masukan dari input, sedangkan flip-flop kedua menerima masukan dari flip-flop pertama dan seterusnya.

Gambar 3.5 Serial In Serial Out

B. Serial in paralel out (SIPO)

 Register SIPO, mempunyai satu saluran masukan saluran keluaran sejumlah flip-flop yang menyusunnya. Data masuk satu per satu (secara serial) dan dikeluarkan secara serentak (secara paralel). Pengeluaran data dikendalikan oleh sebuah sinyal kontrol. Selama sinyal kontrol tidak diberikan, data akan tetap tersimpan dalam register.

Gambar 3.6 Serial In Paralel Out

 

C. Paralel In Serial Out (PISO)

 Register PISO, mempunyai jalur masukan sejumlah flip-flop yang menyusunnya, dan hanya mempunyai satu jalur keluaran. Data masuk ke dalam register secara serentak dengan di kendalikan sinyal kontrol, sedangkan data keluar satu per satu (secara serial).

Gambar 3.7 Paralel In Serial OutParalel In Paralel Out (PIPO)

Register PIPO, mempunyai jalur masukan dan keluaran sesuai dengan jumlah flip flop yang menyusunnya. Pada jenis ini data masuk dan keluar secara serentak.

 

Gambar 3.8 Paralel In Paralel Out

3. Dasar Teori[Kembali]

1. Percobaan 1 Asynchronous Binary Counter

1. Rangkai rangkaian seperti gambar dibawah ini.

 

Gambar 3.9 Rangkaian Asynchronous Binary Counter

Gambar 3.10 Rangkaian Asynchronous Binary Counter Percobaan 1a

 

2. Variasikan switch pada rangkaian sesuai dengan kondisi yang ada pada jurnal.

 3. Periksa dan catat output yang terjadi melalui LED ke jurnal

 4. Matikan power supply, lepaskan jumper CLK2 yang terhubung ke sumber clock, kemudian hubungkan QA dengan CLK2 pada masing masing counter dan ulangi langkah 2 dan 3

 Gambar 3.11 Rangkaian Asynchronous Binary Counter Percobaan 1b2. Percobaan 2 Synchronous Binary Counter

1. Buatlah rangkaian seperti pada gambar 7. Hubungkan Output Q dan Q dengan LED H7 & H6.  

Gambar 3.12 Rangkaian percobaan Synchronous Binary Counter

Gambar 3.13 Rangkaian percobaan Synchronous Binary Counter percobaan 2a

 1. Rangkaian Synchronous binary counter 

2. Variasikan switch pada rangkaian sesuai dengan kondisi yang ada pada jurnal. 

3. Periksa dan catat output yang terjadi melalui LED ke jurnal. 

4. Matikan power supply dan rangkai rangkaian seperti gambar berikut dan ulangi perintah 2 dan 3.

Rangkai rangkaian seperti gambar berikut.

 

Gambar 3.14 Rangkaian percobaan Synchronous binary counter 

 Gambar 3.15 Rangkaian Synchronous binary counter percobaan

3. Percobaan 3 Serial In /Serial Out , Paralel In/Serial Out dan Paralel In/Paralel Out Shift register dengan kapasitas 4 bit. 

1. Matikan power supply modul. 

2. Buatlah rangkaian seperti pada rangkaian percobaan dibawah ini.

Gambar 3.16 Rangkaian Serial In /Serial Out , Paralel In/Serial Out dan Paralel In/Paralel Out Shift register dengan kapasitas 4 bit. 

3. Variasikan input switch sesuai dengan jurnal 

4. Berikan keterangan pada jurnal sesuai output yang didapat